"Performance Cloning" -Techniken zur Verbesserung des Entwurfs von Computerchip-Speichersystemen | 2020

Inhaltsverzeichnis:

Anonim

Hersteller von Computerchips versuchen, ihre Chips so zu gestalten, dass sie die bestmögliche Leistung bieten. Um jedoch die effektivsten Designs zu finden, müssen die Hersteller wissen, welche Art von Software ihre Kunden verwenden werden.

"Zum Beispiel verbrauchen Programme, die die Proteinfaltung modellieren, viel Rechenleistung, aber nur sehr wenig Daten - so wissen die Hersteller, dass sie Chips mit vielen Zentraleinheiten (CPUs) entwickeln, aber deutlich weniger Speicher als auf anderen Chips ", sagt Yan Solihin, außerordentlicher Professor für Computertechnik am NC State und Autor von zwei Artikeln, die die neuen Techniken beschreiben.

Viele große Kunden - von großen Unternehmen bis zu Wall Street-Firmen - möchten ihren Code jedoch nicht mit Außenstehenden teilen. Und das macht es den Chipherstellern schwer, die bestmöglichen Chip-Designs zu entwickeln.

Eine Möglichkeit, dieses Problem zu beheben, ist das Klonen der Leistung. Das Konzept hinter dem Leistungsklonen besteht darin, dass ein Chiphersteller einem Kunden Profiler-Software übergibt. Der Client würde den Profiler verwenden, um seine proprietäre Software zu bewerten, und der Profiler würde dann einen statistischen Bericht über die Leistung der proprietären Software erstellen. Dieser Bericht könnte an den Chiphersteller weitergegeben werden, ohne die Daten oder den Code des Kunden zu beeinträchtigen.

Der Profiler-Bericht wird dann in die Generatorsoftware eingespeist, die ein synthetisches Programm entwickeln kann, das die Leistungsmerkmale der Client-Software nachahmt. Dieses synthetische Programm würde dann als Grundlage für die Entwicklung von Chips dienen, die den Anforderungen des Kunden besser entsprechen.

Frühere Arbeiten an der Ghent University und der University of Texas in Austin verwendeten Performance-Cloning, um Probleme im Zusammenhang mit dem CPU-Design anzugehen. Diese Initiativen konzentrierten sich jedoch nicht auf Speichersysteme, die ein wichtiges Element des gesamten Chip-Designs darstellen.

Forscher haben jetzt Software entwickelt, die zwei neue Techniken zur Optimierung von Speichersystemen verwendet.

Die erste Technik, MEMST (Memory EMulation using Stochastic Traces) genannt, bewertet das Gedächtnis in einem synthetischen Programm, indem sie sich auf die Menge des von einem Programm verwendeten Gedächtnisses, den Ort der abgerufenen Daten und das Muster des Abrufs konzentriert.

Beispielsweise untersucht MEMST, wie oft ein Programm in kurzer Zeit Daten von demselben Speicherort abruft und wie wahrscheinlich es ist, dass ein Programm Daten von einem Speicherort abruft, der sich in der Nähe anderer Daten befindet, die kürzlich abgerufen wurden. Beide Variablen beeinflussen, wie schnell das Programm Daten abrufen kann.

Die zweite Technik, MeToo genannt, konzentriert sich auf das Speicherzeitverhalten - wie oft das Programm Daten abruft und ob das Programm Zeiträume hat, in denen es in kurzer Zeit viele Speicheranforderungen stellt. Das Speicherzeitverhalten kann einen erheblichen Einfluss darauf haben, wie das Speichersystem eines Systems aufgebaut ist.

Wenn Sie sich Speicheranforderungen beispielsweise als Autos vorstellen, möchten Sie keinen Stau haben. Stellen Sie daher sicher, dass genügend Fahrspuren für den Verkehr vorhanden sind. Diese Verkehrsspuren entsprechen der Speicherbandbreite. Je breiter die Bandbreite, desto mehr Fahrspuren gibt es.

"Sowohl MEMST als auch MeToo eignen sich für Chipdesigner, insbesondere für Designer, die an Speicherkomponenten wie DRAM, Speichercontrollern und Speicherbussen arbeiten", so Solihin.

Die neuen Techniken bauen auf früheren Arbeiten von Solihin auf, bei denen das Klonen der Leistung zum Überprüfen des Cache-Speichers verwendet wurde.

"Unser nächster Schritt ist es, MEMST und MeToo sowie unsere Arbeit am Cache-Speicher zu nutzen und ein integriertes Programm zu entwickeln, das wir kommerzialisieren können", sagt Solihin, Autor der kommenden Fundamentals of Parallel Multicore Architecture, die sich mit dem Design von Speicherhierarchien befassen.

Der Artikel zu MEMST, "MEMST: Klonen des Speicherverhaltens mithilfe stochastischer Spuren", wird auf dem Internationalen Symposium für Speichersysteme vom 5. bis 8. Oktober in Washington, DC, vorgestellt. Der Artikel wurde von Solihin und Ganesh Balakrishnan von gemeinsam verfasst Advanced Micro Devices, ein ehemaliger NC State Ph.D. Student.

Der Artikel über MeToo, "MeToo: Stochastic Modeling of Memory Traffic Timing Behaviour", wird auf der Internationalen Konferenz für parallele Architektur und Kompilierung vom 18. bis 21. Oktober in San Francisco, Kalifornien, vorgestellt. Der Hauptautor des Artikels ist Yipeng Wang, ein Ph.D. Student bei NC State. Mitautoren sind Balakrishnan und Solihin. Die Arbeit wurde von der National Science Foundation unter der Grant-Nummer CNS-0834664 unterstützt.